微處理器芯片的位數(shù)即指
微處理器芯片的位數(shù)即指字長(zhǎng)。
微處理器
微處理器是微型計(jì)算機(jī)的核心部分，又稱為中央處理器(簡(jiǎn)稱CPU)。微處理器主要由控制器和運(yùn)算器兩部分組成（還有一些支撐電路），用以完成指令的解釋與執(zhí)行?！ ?br>
CPU中的運(yùn)算器部分由算術(shù)邏輯單元ALU、累加器AC、數(shù)據(jù)緩沖寄存器DR和標(biāo)志寄存器F組成，它是計(jì)算機(jī)的數(shù)據(jù)加工處理部件。我們以一個(gè)簡(jiǎn)單的A、B兩數(shù)相加操作為例來說明運(yùn)算器各部分的操作步驟。
計(jì)算A+B
1）從主存儲(chǔ)器M取出第一個(gè)加數(shù)A，經(jīng)雙向數(shù)據(jù)總線DB、數(shù)據(jù)緩沖寄存器DR、算術(shù)邏輯部件ALU，送到累加器AC暫存；
2）從主存M取出另一個(gè)加數(shù)B，經(jīng)雙向數(shù)據(jù)總線DB送入數(shù)據(jù)緩沖寄存器DR暫存；
3）在控制信號(hào)作用下，將數(shù)A和數(shù)B分別從AC和DR中取出送ALU進(jìn)行加法運(yùn)算，相加到的結(jié)果寫回累加器AC，并將反映運(yùn)算結(jié)果的諸如'零'、'負(fù)'、'進(jìn)位'、'溢出'等標(biāo)志狀態(tài)寫入標(biāo)志寄存器F；
4）將AC中兩數(shù)相加之和經(jīng)DR和數(shù)據(jù)總線DB送到主存儲(chǔ)器存放。
以上過程可用符號(hào)表示為：
（A） —> DR；
（DR）—> AC；
（B） —> DR；
（AC）+（DR）—> AC；
（AC）—> DR；
（DR）—> M。
通過以上例子，可以看出運(yùn)算器應(yīng)該具有以下基本功能：
1） 具有對(duì)數(shù)據(jù)進(jìn)行加工處理的運(yùn)算能力，諸如進(jìn)行加、減、乘、除等算術(shù)運(yùn)算以及與、或、非等邏輯運(yùn)算。這些工作由算術(shù)邏輯單元ALU來完成； 2） 具有傳送數(shù)據(jù)和暫時(shí)存放參與運(yùn)算的數(shù)據(jù)及某些中間運(yùn)算結(jié)果的能力，一般通過內(nèi)部數(shù)據(jù)傳送總線和通用寄存器來完成；
3） 具有對(duì)參與運(yùn)算的數(shù)據(jù)和執(zhí)行的運(yùn)算操作進(jìn)行選擇的功能，并且能按指令要求將運(yùn)算結(jié)果送至指定部件。這部分功能主要由運(yùn)算器中大量的電子控制器件實(shí)現(xiàn)。
CPU中的控制部分由指令計(jì)數(shù)器IP、指令寄存器IR、指令譯碼器ID及相應(yīng)的操作控制部件組成。它產(chǎn)生的各類控制信號(hào)使計(jì)算機(jī)各部件得以協(xié)調(diào)地工作，是計(jì)算機(jī)的指令執(zhí)行部件?？刂破鞯闹饕ぷ髟砑案鞑考δ苋缦拢?
1） 取指令：根據(jù)指令計(jì)數(shù)器IP的內(nèi)容（指令地址），經(jīng)地址寄存器AR從主存儲(chǔ)器中取出一條待執(zhí)行指令，送入指令寄存器IR；同時(shí)，使IP的內(nèi)容指向下一條待執(zhí)行指令的地址（一般通過IP內(nèi)容加1來實(shí)現(xiàn)）；
2） 分析指令：也稱指令譯碼，由譯碼器ID對(duì)存于指令寄存器IR中的指令進(jìn)行分析，并根據(jù)指令的要求產(chǎn)生相應(yīng)的操作命令。若參與操作的數(shù)據(jù)在主存儲(chǔ)器中，則還需要形成相應(yīng)的操作數(shù)地址；
3） 執(zhí)行指令：根據(jù)分析指令過程中獲取的操作命令和操作數(shù)地址形成相應(yīng)的操作控制信號(hào)，通過運(yùn)算器、主存儲(chǔ)器及I/O設(shè)備執(zhí)行，以實(shí)現(xiàn)每條指令的功能，其中包括對(duì)運(yùn)算結(jié)果的處理和下一條指令地址的形成；
4） 重復(fù)以上步驟，再取指令、分析指令、執(zhí)行指令，如此循環(huán)，直到遇到停機(jī)指令或受到外來干預(yù)為止。
在微機(jī)中，常常將取指令和分析指令合稱為取指令，因此也將計(jì)算機(jī)的完成一條指令的過程分為兩個(gè)步驟：取指令和執(zhí)行指令。執(zhí)行完成一條指令的時(shí)間稱為機(jī)器周期。機(jī)器周期又可分為取指令周期和執(zhí)行指令周期。取指令周期對(duì)任何一條指令都是一樣的，而執(zhí)行指令則不然，由于指令性質(zhì)不同，要完成的操作有很大差別，因此不同指令的執(zhí)行周期不盡相同。
CPU中的主要寄存器都各司其職，完成特定的功能。如何控制信息在特定的寄存器之間傳送，也即控制數(shù)據(jù)的流動(dòng)方式，是計(jì)算機(jī)得以指令各類不同指令的實(shí)質(zhì)。通常將寄存器之間傳送信息的通路稱作為數(shù)據(jù)通路，信息從何處出發(fā)，經(jīng)哪些寄存器或部件，送至哪個(gè)寄存器，都要加以控制，這個(gè)工作由稱之為'操作控制邏輯'的部件來完成。該部件根據(jù)指令要求產(chǎn)生各種操作控制信號(hào)，以便正確建立數(shù)據(jù)通路，從而實(shí)現(xiàn)特定指令的執(zhí)行。
CPU中必須有時(shí)序產(chǎn)生器，其作用是對(duì)計(jì)算機(jī)各部件高速的運(yùn)行實(shí)施嚴(yán)格的時(shí)序控制，使各部件為完成同一目標(biāo)既各司其職，又相互協(xié)調(diào)。 綜上所述，一個(gè)典型的CPU組成部件可歸納如下：
1） 用于保存CPU運(yùn)行時(shí)所需各類數(shù)據(jù)信息或運(yùn)行狀態(tài)信息的6個(gè)主要寄存器：AC、DR、AR、IP、IR、F；
2） 對(duì)寄存器中的數(shù)據(jù)進(jìn)行加工處理的算術(shù)邏輯單元ALU；
3） 用于產(chǎn)生各種操作控制信號(hào)，以便在各寄存器之間建立數(shù)據(jù)通路的指令譯
微處理器芯片的內(nèi)部結(jié)構(gòu)
16位微處理器（圖中為8086微處理器）可分成兩個(gè)部分，一部分是執(zhí)行部件(EU)，即執(zhí)行指令的部分；另一部分是總線接口部件(BIU),與8086總線聯(lián)系，執(zhí)行從存儲(chǔ)器取指令的操作。微處理器分成EU和BIU后,可使取指令和執(zhí)行指令的操作重疊進(jìn)行。EU部分有一個(gè)寄存器堆，由8個(gè)16位的寄存器組成,可用以存放數(shù)據(jù)、變址和堆棧指針、算術(shù)運(yùn)算邏輯單元 (ALU)執(zhí)行算術(shù)運(yùn)算和邏輯操作，標(biāo)志寄存器寄存這些操作結(jié)果的條件。執(zhí)行部件中的這些部件是通過數(shù)據(jù)總線傳送數(shù)據(jù)的?？偩€接口部件也有一個(gè)寄存器堆，其中CS、DS、SS和ES是存儲(chǔ)空間分段的分段寄存器。IP是指令指針。內(nèi)部通信寄存器也是暫時(shí)存放數(shù)據(jù)的寄存器。指令隊(duì)列是把預(yù)先取來的指令流存放起來?？偩€接口部件還有一個(gè)地址加法器，把分段寄存器值和偏置值相加，取得20位的物理地址。數(shù)據(jù)和地址通過總線控制邏輯與外面的8086系統(tǒng)總線相聯(lián)系。
本站僅提供存儲(chǔ)服務(wù)，所有內(nèi)容均由用戶發(fā)布，如發(fā)現(xiàn)有害或侵權(quán)內(nèi)容，請(qǐng)
點(diǎn)擊舉報(bào)。
