开心六月综合激情婷婷|欧美精品成人动漫二区|国产中文字幕综合色|亚洲人在线成视频

12.2.2 D/A芯片及其與CPU的接口

　　理想的D/A芯片對于微處理器來說應該表現為一個簡單的輸出口或表現為一個只寫存儲單元。

　　D/A芯片是由集成在單一芯片上的解碼網絡并根據需要附加上一些功能電路所構成的。簡化的功能示意圖如圖12.8所示。
　　數字接口單元——把來自微機系統(tǒng)總線的邏輯輸入電壓(TTL，CMOS等)變換為一組D/A轉換電路內部開關所需要的控制電平。有些D/A芯片中還包括一個或多個緩沖寄存器或鎖存器。
　　轉換電路——由電阻網絡和由二進制碼控制的模擬開關組成，通過它進行D/A轉換。有些D/A芯片轉換的結果電流直接作為模擬量輸出，有些芯片把電流經運算放大器OA轉換變?yōu)殡妷汉筝敵觥?br>　　精密基準電壓單元——產生解碼網絡所需要的基準電壓。有些芯片基準電壓由外部提供。
　　在過程控制中，被檢測的物理量轉換后的電壓或電流信號通常都是單極性的，對于單極性的模擬輸入信號，A/D轉換器轉換后的數字量不帶符號位，可以直接采用二進制碼，其D/A轉換器輸出一般也是單極性的。但有些控制系統(tǒng)的模擬量是雙極性的，因此也要求D/A轉換器的輸出是雙極性的。
　　任何單極性D/A轉換器都可以改為雙極性的轉換器。數字量表示為雙極性的可以有原碼、反碼、補碼和偏移二進制碼，但最方便的是偏移二進制碼。
　　偏移二進制碼是在基本二進制上加一個偏移值得到的。對n位二進制數±Di的偏移二進制碼為

式中的

DiB=10B+100B=110B

　　當Di=-10B的偏移二進制碼為

DiB=-10B+100B=010B

　　偏移二進制碼和基本二進制碼的關系如表12.2所示。

表12.2

　　因此，把單極性二進制碼變成偏移二進制碼，這就相當于把座標軸往上平移了半個滿量程。所以用偏移二進制實現雙極性轉換，只要在單極性D/A轉換器輸出運算放大器的求和點上加上一個能抵消半個量程電流的偏移電流即可。如圖12.9所示，所加偏移電路的電源電壓為原單極性D/A轉換器基準電壓VREF。而偏移電阻RB等于最高位的輸入電阻，以保證偏移二進制數字輸入量最高位為1而其它位均為0時，輸出模擬電壓為0，如表12.3所示。由于加入了偏移量，雙極性輸出模擬電壓的數值比單極性時降低了一半，如要加大輸出模擬電壓，則需相應地增大反饋電阻RF。

表12.3

　　為了適應自動控制和信息處理等對分辨率、精度、速度、價格等提出的各種要求，很多廠家設計生產出多種類型、多功能的D/A芯片。下面僅介紹幾種典型的具有代表性的芯片。

一、1408DAC
　　1408DAC是一種價格便宜、性能較低的8位D/A芯片。使用這種轉換芯片時，需外加一些器件和電路，如基準電源、輸出極性選擇電路、運算放大器等。
　　有許多廠家生產這種芯片，但命名卻不盡相同，如AD1408，SSS1408A，μA0802等，都屬于這種芯片。這種芯片的主要性能如下：
　　·分辨率——8位；
　　·建立時間——250 ns；
　　·單調性——8位；
　　·工作溫度范圍——0～75℃；
　　·增益溫度系數——20×10-6／℃；
　　·電源敏感性——27μA/V；
　　·相對精度*——±0.39%，±0.19%，±0.1%；
　　·功耗——157 mW。
　　*注：這種芯片由后綴來區(qū)分精度等級，所給3個精度等級分別與AD1408—7，AD1408—8和AD1408—9對應。
　　1408DAC既可單極性工作又可雙極性工作，由外電路選擇。
　　1408DAC的基準電壓也可作為一個可變的輸入量，器件的輸出是數字量和基準量的乘積，它是一個二象限的乘法DAC。

　　下面以AD1408為例，按組成單元予以簡單介紹。
　　1.AD1408的數字接口
　　AD1408的片腳分配如圖12.10所示。
　　1408的數字接口簡單地由8個輸入端組成。數字接口不具備緩沖鎖存功能。因此，為了供給它穩(wěn)定的數字輸入，必須外加緩沖寄存器。供給數字輸入端的數碼，對于單極性為普通二進制碼，對于雙極性為偏移二進制碼。
　　2.AD1408的基準電壓
　　由于1408是一種乘法數/模轉換器，器件的輸出是數字輸入和基準電流的乘積?；鶞孰娏?IREF)可以是固定值，也可以是從近于零值到42mA之間變化。不論采用固定的還是可變的，也不論基準電壓的極性如何，基準電流必須總是流入腳14(VREF(+))?？梢愿鶕姆N基準電壓源更易于獲得，而采用正基準電壓或負基準電壓。這兩種基準電壓的接法分別示于圖12.11(a)和(b)。在用負基準電壓時(如圖12.11(b)接法)，-VREF至少必須比VEE高4V。
　　1408還可以用雙極性基準信號，接法如圖12.11(c)所示。這時，片腳15通過R15接雙極性的輸入電壓Vi,14片腳，通過R14接正基準電壓，這個正基準電壓值應不低于雙極輸入電壓的正向峰值，如圖12.11(c)所示，以保證基準電流總是流入腳14。
　　此外，補償端腳16(comp)和VEE(腳3）之間應接補償電容C，以補償內部基準控制放大器的相移。R14的阻值增加時，C必須相應地增加；對應于R14=1kΩ，15kΩ和5kΩ，C分別應為15pF, 37pF和75pF。
　　取R15=R14以補償內部的基準控制放大器的溫度漂移。
　　3.AD1408的模擬輸出
　　1408在片腳4(IOUT)上提供一個單一的模擬電流輸出，這個輸出端表現為一個電流接收器。這個電流一般可達2mA，當VEE比-7 V更負時，可增加到42mA。當VEE為-5V時，器件的輸出電壓一致性被限制在-0.6～+0.5 V范圍內。這時輸出端必須接運算放大器才能提供電壓輸出。當VEE比-10V更負時，輸出電壓一致性可以擴展。這時，輸出端可以簡單地接一負載電阻，在IREF=2mA下，便可給出-5～0V的輸出電壓范圍，如圖12.11所示。但必須指出，這時建立時間將受到影響，負載電阻RL不超過500Ω時，影響不大，但當RL增加到25 kΩ時，建立時間將由250 ns增加到12μs。

　　1408既可工作于單極性，又可共和于雙極性。單極性工作時的通用接法如圖1212所示(不加虛線部分電路)。
　　這里IREF=VREF／R14，建議IREF取為2 mA，可以看出

RF可根據對VOUT范圍的要求來選定。
　　當雙極性工作時，輸入數字量為偏移二進制碼。運算放大器求和點上加偏置電流IB其值為1/2 IREF，方向為流向求和點。如圖12.12中虛線部分所示。這里RB=2R14。

　　4.AD1408的零點調整及滿量程調整
　　調整原則是：單極性輸出時，輸入數字為00H，輸出電壓為0V；輸入數字為FFH，輸出電壓為

　　采用8D鎖存器74LS273為AD1408鎖存輸入數據。另外，用74LS138譯碼器為鎖存器進行片選譯碼。本例片選地址設為80H。當微處理器執(zhí)行輸出指令

OUT　80H，AL

時，累加器中的數據在M/IO和WR的控制下送入鎖存器中鎖存起來，并送入D/A中進行轉換、輸出。根據對輸出模擬值的不同要求，AD1408的基準電壓和模擬輸出部分有不同的接法。
　　如果CPU配有可編程并行I/O接口芯片，并且它有空余端口時，可用該端口為AD1408鎖存數據。具體接法如圖12.14所示。

　　設PIO(并行輸入輸出)端口A數據寄存器的口地址為80H，在PIO初始化中設定A口為輸出方式的基礎上，微處理器輸出指令

OUT　80H，AL

時，累加器AL中的數據傳送到PIO端口A數據寄存器中鎖存起來，并輸出給AD1408進行轉換輸出。

二、DAC0832
　　DAC0832是用CMOS/Si-Cr工藝制成的8位數／模轉換芯片。數字輸入端具有雙重緩沖功能，可以雙緩沖、單緩沖或直通輸入，特別適用于要求幾個模擬量同時輸出的場合，與微處理器接口很方便，主要特性如下：
　　(1) 分辨率——8位
　　(2) 建立時間——1 μs
　　(3) 增益溫度系數——

　　DAC0832片腳功能說明：
　　ILE——允許輸入鎖存；
　　

　　ILE置為高電平，在

　　VREF可以是穩(wěn)定的直流電壓，也可以是從-10V到+10V之間的可變電壓。當為可變電壓時，即可實現二象限乘。VOUT的極性與VREF相反，其數值由數字輸入和VREF決定。
R1用于零校準，R2用于滿度增益校準。在一般情況下，內部反饋電阻RFb能滿足滿度增益精度要求，因而，在反饋回路中不需串加校準電阻R2，也不需并聯(lián)R3。
　　(2)雙極性工作 當輸入為雙極性數字(偏移二進制碼)時，電路接法如圖12.18所示。如果基準電壓VREF也是可變電壓，則可實現四象限乘。

　　3.CPU與DAC0832接口
　　因DAC0832本身有數據鎖存器，所以與CPU的接口很簡單，只需外加地址譯碼給出片選信號即可。如不要求幾片DAC0832同時輸出模擬數據，則可只用一級緩沖。這時，可將

　　和前兩例一樣，微處理器只要執(zhí)行輸出指令

OUT　81H，AL　　

即可把累加器AL中的數據送入DAC0832進行轉換輸出。模擬輸出部分電路詳見前面關于DAC0832芯片模擬輸出一節(jié)。
　　DAC0832為電流輸出型DAC，使用時需外加運算放大器，芯片的電源電壓最好工作在+15V，經過運算放大器后，輸出電壓極性與VREF極性相反。圖12.20為接有兩路8位D/A轉換器0832的硬件電路圖，雙極性輸出(輸入數字為偏移二進制碼時)。微機通過低8位數據線與DAC通訊，兩路D/A轉換器口地址分別為80H～86H中的偶地址和88H～8EH中的偶地址，通過兩級運算放大器使模擬電壓輸出。

三、AD558
　　D/A轉換芯片AD558由內部鎖存器，利用R～2R的T型解碼網絡和晶體管開關組成，其僅需要+5V電壓供電，輸出模擬電壓范圍為0～256 V。圖12.21是AD558的內部結構框圖，圖12.22是AD558與PC機的連接圖。

　　AD558的鎖存器通過CS和CE兩信號控制。當CPU執(zhí)行一條OUT指令時WR信號為低電平，地址30BH為PC機內譯碼器的輸出，該輸出信號使CS為低電平，因此CPU的輸出數據被鎖存于AD558內并通過T型解碼網絡轉換成模擬電信號從VOUT端輸出。AD558DAC可以10 mV的信號進行分辨。
　　下面是用AD558產生鋸齒波模擬信號的程序。
　　CODE　　SEGMENT
　　　　　　ASSUME CS：CODE
　　DAC　　 PROCF　AR
　　START： PUSH DS
　　　　　　PUSH　AX
　　LOP1：　MOVAL，0　　　　　 ；輸出鋸齒波最小值
　　　　　　MOV　DX，30BH　　　；AD558端口地址
　　LOP2：　OUT　DX，AL 　　 ??；輸出進行D/A轉換
　　　　　　INC　AL　　　　　?。讳忼X波值加1
　　　　　　CMP　AL，00　 　 　；一個鋸齒波周期結束了嗎?
　　 　　　 JNZ　LOP2　　　　??；否；繼續(xù)將數值加1
　　　　　　JMP　LOP1　　　　??；是，進行下一周期輸出
　　　　　 RET
　　DAC　　 ENDP
　　CODE　　ENDS
　　　　　　END　START

四、AD7522
　　AD7522是CMOS數／模轉換芯片。數字輸入端具有雙重鎖存，使器件易于接向8位的微處理器。不僅可以鎖存10位并行數碼，而且可以接納串行信息。具有一對互補的電流輸出。是四象限乘法數／模轉換器。輸出增益可通過反饋電阻的不同接法進行改變。模擬地和數字地是分開的。主要特性如下：
　·分辨率——10位；
　·非線性度——±0.05%～±0.2%；
　·微分非線性——±0.1%～±0.4%；
　·建立時間——500 ns；
　·增益溫度系數——

表12.4 AD7522芯片的非線性度，微分非線性和工作溫度范圍

表12.5 AD7522片腳功能表

片腳號	記憶符	功 能 說 明
1	VDD	主電源+15V
2	LDTR	單極性工作時接模擬地,雙極性工作時接IOUT2
3	VREF	基準電壓輸入。由于AD7522為乘法DAC，VREF可以大大超過±10V，達±25V，它可以是固定的或可變的交流或直流電壓
4	RFB2	反饋電阻中間抽頭(滿度增益為1/2)。要求增益為1/2或1/4時，接至輸出運算放大器的輸出端
5	RFB1	反饋電阻端(滿度增益為1)。在正常增益為1下工作時，接輸出運算放大器的輸出端；若要求增益為1/4，則接至放大器的求和點上
6	IOUT1	電流輸出(由邏輯電平為1的各數據位提供的)。一般接在輸出運算放大器的求和點上
7	IOUT2	互補電流輸出(由邏輯電平為0的各數據位提供的)。在單極性工作時接模擬地；雙極性工作時接倒相運算放大器求和點上
8	AGND	模擬地
9	SRO	串行輸出
10~19	DB9~DB0	并行數據輸入。DB9為MSB,DB0為LSB
20		8位短周期控制。在串行方式下用于控制周期的長短。若為0，則只打入高8位，低2位被舍掉；若為1，則可接受完整的10位串行字
21	SPC	串／并行控制，若為0，且低字節(jié)選通(LBS)和高字節(jié)選通(HBS)起作用時，則并行數據被打入輸入緩沖器；若為1，則根據HBS和LBS的時鐘輸入將串行數據移入輸入緩沖器
22	LDAC	打入DAC。若LDAC為0，AD7522工作于“保持”方式，輸入緩沖器中的數字輸出功能被封鎖；若為1，AD7522工作于“打入”方式，輸入緩沖器中的數據打入DAC寄存器
24	LBS	低字節(jié)選通。在并行方式下(SPC為0)在該信號的上升沿時，把出現在DB0到DB7上的并行數據選通輸入到輸入緩沖器中；在串行方式下，出現在串行輸入端的串行輸入位在HBS和LBS的上升沿時，被移入輸入緩沖器(在串行方式下，HBS和LBS必須同時加時鐘脈沖)
25	HBS	高字節(jié)選通。與LBS功能同，但對DB8和DB9起作用
26	SRI	串行輸入
27	VCC	邏輯電源。如施加+5V，則所有數字輸入／輸出與TTL兼容；如施加+10～+15V，則與CMOS兼容
28	DGND	數字地

下面介紹AD7522各組成單元的功能。
　　1.AD7522的數字接口
　　AD7522的數字接口由10條數字輸入線(DB0~DB9)，一個串并行控制信號(SPC)，一個串行輸入(SRI)，兩個并行方式使用的選通信號(LBS和HBS)，一個打入DAC信號(LDAC)，一個短周期控制信號

　　因為10位數字同時輸入給輸入緩沖器，因此，高字節(jié)選通(HBS)和低字節(jié)選通(LBS)可以連在一起，并由片選信號

　　前面曾經指出，這種芯片分為“J”，“K”，“L”3個等級，為了保證精度和單調性，對于“J”級把DB0和DB1接數字地，對于“K”級只把DB0接數字地。
　　(2)并行兩組輸入：當7522用于轉換來自8位微處理器的10位數據時，數據必須分兩組輸入。有兩種輸入方法，一種是分3步，另一種是分2步，分別示于圖12.26。

　　在三步方法中，LBS，HBS和LDAC的控制信號分別由3個片選信號(

　　對于串行工作方式，并行數字輸入端(DB0~DB9)均接數字地，SPC應置為邏輯1。
　　串行輸入數據加到SRI端，通過同時選通LBS和HBS端，記錄每一位的輸入。串行數字是由最高位(MSB)開始輸入的，每一個時鐘輸入(CLOCK IN)信號(上升沿)輸入一位，并移位到輸入緩沖器。
　　在串行工作方式中，傳輸串行輸入數據到輸入緩沖器和傳輸輸入緩沖器的內容到D/A寄存器，必須分別地完成。為了傳輸輸入緩沖器的內容到D/A寄存器，最后一個CLOCK IN信號可以同時作打入D/A信號(LDAC)。
　　當串行工作時，通過施加一個邏輯0到

表12.6 數字輸入和模擬輸出關系

　　圖中R1和R2用作滿度增益校準。校準時，先把R1, R2均調為0Ω，使D/A寄存器的數字輸入為全1，如果模擬輸出VOUT大于應有值則增大R1使VOUT為應有值。如VOUT小于應有值，增加R2使VOUT為應有值。
　　圖中CR2, CR3均為肖特基二極管，CR1, CR2和CR3均用于保護AD7522芯片。電容器C1用作對運算放大器進行相位補償。
　　滿度增益可以選為1，1/2或1/4，由反饋回路的接法(反饋電阻值)來決定。如選1，R2接RFB1；如選1/2，R2接RFB2；如選1/4，R2接RFB2且IOUT1接RFB1。
　　(2)雙極性工作：當數字輸入為偏移二進制時，工作于雙極性輸入方式。如偏移二進制數字輸入同雙極性基準電壓相結合，則可實現四象限乘。
　　雙極性工作時，使用兩個運算放大器，具體接法如圖12.29所示。OA2用于倒相，OA1用于求和。這時，T型網絡終端LDTR應接A2的求和點。數字輸入和模擬輸出間的關系如表12.7所示。
　　圖中R1和R2用作滿度增益校準時。校準先把R1, R2均調為0 Ω，使DAC寄存器的數字輸入為全0，如果VOUT大于+VREF則增加R2；如VOUT小于VREF則增加R1，REF最后均使VOUT達+VREF。

表12.7 數字輸入和模擬輸出關系

　　3.CPU與AD7522接口舉例
　　AD7522為10位DAC，當它與8位的微處理器CPU接口時，必須進行輸入數據的兩級緩沖鎖存。因AD7522本身具有雙重緩沖功能，所以給接口帶來很大方便。三步操作方式下的接口電路如圖12.30所示。3個口地址安排為98H，99H和9AH，分別用于選通10位數字的低字節(jié)、高字節(jié)和打入D/A寄存器。模擬輸出電路見前面所介紹內容。

　　設待轉換的10位數據預先已由其它程序放入定義保留的從DATA開始的兩個單元中。微處理器執(zhí)行下列程序段就能實現把10位數字數據送入AD7522并進行轉換給出模擬輸出。
　　MOV　BX，OFFSET DATA
　　MOV　AL，［BX］
　　OUT　98H，AL　　　??；數據的低8位送低8位鎖存器
　　INC　BX
　　MOV　AL，［BX］
　　OUT　99H，AL　　　??；數據的高2位送高2位鎖存器
　　OUT　9AH，AL　　　?。?0位數據(鎖存在輸入緩沖器中的)送入DAC
　 　　　　　　　　　　　 寄存器并開始轉換
　 　.
　　　 .
　　　 .
　　DATA DB 12，3　　　 ；DATA單元存數據的低8位，DATA+1單元存數
　 　　　　　　　　　　　 據的高2位
五、AD561
　　AD561是一種高速的D/A轉換芯片。從工藝上講，它屬于雙極型器件，具有穩(wěn)定的內部基準電壓，能提供0～2 mA良好的模擬電流輸出。接輸出范圍電阻可直接以電壓形式輸出，這時建立時間為250 ns(達到±1/2 LSB)，如后接運算放大器(AD509)，建立時間為600 ns。主要特性如下：
　　·分辨率——10位；
　　·非線性度——J級±0.05%，K級±0.025%；
　　·微分非線性度——±0.05%；
　　·建立時間——250 ns；
　　·增益溫度系數——J級

　　1.AD561的數字接口
　　AD561的數字口由10個數字輸入端D1~D10組成。數字接口不具備緩沖鎖存功能，因此必須外加鎖存器。輸入數字，對單極性為普通二進制碼，對雙極性為偏移二進制碼，如為直接(不加運算放大器)輸出0～+10V， 則應反碼輸入。
　　對于TTL/DTL或5V CMOS，VCC為+5V。
　　對于高壓CMOS，VCC為+10V~+15V。
　　由于邏輯輸入端為高阻抗，所以即使用不帶緩沖的CMOS電路進行輸入也沒有困難。
　　2.AD561的模擬輸出
　　AD561可以直接輸出，也可經運算放大器輸出，可以單極性輸出，也可以雙極性輸出，現將各種輸出接線法介紹如下。
　　(1)經運算放大器輸出：
　　0～+10V單極性輸出，如圖12.32所示。
　　±5V雙極性輸出，如圖12.33所示。
　　±10V雙極性輸出，接線圖如圖12.33所示，只需將R2換為一個4.2 kΩ固定電阻接一個1.5 kΩ可變電阻，R4換為2 kΩ即可。

　　(2)直接輸出：AD561的輸出阻抗很高(40MΩ)，輸出電壓一致性很好，因此，不需借助于運算放大器就可實現滿意的電壓輸出。在滿度輸出電流情況下，通過改變輸出電路接法和輸出范圍電阻的阻值，可保證從-2V到10V的輸出電壓范圍。但是，為了保證精度，負載必須是高阻抗器件。
　　0～-2V輸出：如圖12.34(a)所示，在輸出端用一個阻值為1 kΩ的輸出范圍電阻R接地。這樣，對應于全0到全1的數字量變化，I0從0到2 mA，這個電流流經電阻R，使輸出端得到0～-2 V的電壓輸出。

　　0～+10 V輸出：當要求0～+10V輸出時，輸出端不接1 kΩ電阻，而是在反饋輸入端通過50 Ω可調電阻接+10 V精密電源，如圖12.34(b)所示。但這時的輸入應為取反后的數字碼。
　　-1~+1 V雙極性輸出：當要求-1~+1 V雙極性輸出時，可采用如圖12.34(c)所示的接線法。
　　(3) 校準：經運算放大器輸出時，在單極性下，R1用于零校準；雙極性時，用R3進行零校準(R1在雙極性時一般不需調整，除非運算放大器的偏移過大)。R2用于滿度增益校準。
直接輸出時，R2, R3均用于零輸出校準。
　　3.CPU與AD561接口
　　因AD561本身不具備輸入數據鎖存功能，必須外加鎖存器。CPU為8位微處理器時，而AD561為10位D/A，所以必須進行雙重緩沖鎖存。具體接口電路如圖12.35所示?？梢杂萌捷斎氩僮?，也可用兩步輸入操作，本圖適用于兩步輸入。

　　第一步選址98H，將數據的低8位鎖存在鎖存器(1)中。第二步選址99H，把數據的低8位進一步鎖入鎖存器(2)中，同時將數據的高2位鎖入2位鎖存器中。這樣就把整個10位數據送入DAC進行轉換，隨之給出模擬輸出。有關模擬輸出電路見AD561芯片介紹。
　　向AD561輸出數據的程序段基本同上例，只是因三步改為兩步，把第三步輸出指令

OUT　9AH，AL

去掉即可。
六、DAC1210／1209／1208系列D/A轉換器及接口
　　1.主要技術指標
　　DAC1210／1209/1208都是12位D/A轉換器，主要區(qū)別是線性誤差不同，主要指標為：
　　·分辨率12位；
　　·電流建立時間1 μs；
　　·線性誤差DAC1210為0.05%VFS，DAC1209為0.024%VFS，DAC1208為0.012%VFS；
　　·邏輯電平輸入與TTL電平兼容；
　　·具有雙緩沖數據鎖存器，可接成雙緩沖或直接數字輸入；
　　·單電源+5～+15 V，低功耗20 mW，參考電壓VREF為-10～+10V。
　　2.內部結構
　　內部結構如圖12.36所示，包括兩級數據鎖存器和12位相乘型D/A轉換器。第1級輸入鎖存器分成高8位和低4位兩個鎖存器，可以高8位和低4位一次輸入鎖存，也可以僅輸入低4位。第2級是一個12位的DAC寄存器，數據輸入后立即送D/A轉換器，轉換結束輸出模擬電流信號。

　　3.引腳功能
　　DI11~DI0——12位數據輸入。
　　

　　(2)雙緩沖工作方式　雙緩沖工作方式是將輸入數據經兩級鎖存器傳送給D/A轉換器。也就是將輸入鎖存器和DAC寄存器看作兩個端口分別予以控制。圖12.39所示是與8位數據總線的連接方式，12位數據分兩步送入高8位鎖存器和低4位鎖存器，然后由XFER控制，一起送DAC寄存器，其工作時序如圖12.40所示。

　　5.輸出方式
　　DAC1210/1209/1208屬于電流輸出型D/A轉換器，需用運算放大器將電流輸出轉換為電壓輸出。一般電壓輸出可分為單極性和雙極性兩種，其中單極性輸出如圖12.41所示，雙極性輸出如圖12.42所示。

　　由圖12.42可以推出輸出電壓與輸入數字量的對應關系：

因為

所以 　　　　　　　　

七、AD394
　　AD394有4個獨立的12位D/A轉換器，其滿刻度精度為0.05%，精度達到1/2 LSB的時間為15 μs。每個D/A轉換器均有獨立的緩沖寄存器，4個D/A轉換器可分別裝入不同的數據，也可以同時裝入相同的數據。每個D/A轉換器的輸出接二級運算放大器，有獨立的模擬量輸出端，屬于雙極性輸出的D/A轉換器，內部結構如圖12.44所示。

　　從B1～B12輸入12位數據，B1為最高有效位，在參考電壓VREF=10 V時，輸出電壓范圍為±10V。輸出電壓與輸入數據之間的轉換關系可表示如下：
　　B1=1時，V0=VREF［低位 的值／2048］；
　　B1=0時，V0=-VREF［（2048－低11位的值)／2048］。
　　AD394可以與16/32位數據總線系統(tǒng)直接連接，4個D/A轉換器的選擇可由地址譯碼實現。若與8位數據總線連接，須在AD394和8位CPU之間增加一級數據鎖存器，將12位數據分兩次傳送。
　　AD394在16/32位數據總線系統(tǒng)中的連接如圖12.45所示，12位數據線與16/32位數據總線的低12位直線連接，

八、12位D/A轉換與16位機的一種間接接口
　　圖12.46為12位DAC通過8255作鎖存器與8086CPU的連接圖。此時，8086CPU以字的形式組織該接口。兩片8255A具有相同的口地址，且使用BHE控制信號允許高8位數據傳送。一個8255A的PA0～PA7提供12位DAC的低字節(jié)數據，另一個8255A的PA0～PA7提供12位DAC的高4位數據。